


wane, a w ostatniej kolumnie symbole graficzne zalecane przez polską normę branżową<sup>1)</sup>.

Działanie bardziej złożonych układów przełączających dogodnie jest opisywać wykresem czasowym obrazującym przebieg sygnałów wejściowych i wyjściowych w czasie. Wprowadźcie odpowiednie przebiegi



Rys. 2-14. Wykresy czasowe najczęściej używanych funktorów

dla rozpatrywanych wyżej elementów I, LUB, NIE, NOR, NAND są oczywiste, ale dla utrwalenia w pamięci przedstawiono je jeszcze na rys. 2-14.

### 2.3.2. ELEMENTY PAMIĘCIOWE I IMPULSOWE


Pamięć w układach bezstykowych realizuje się na tych samych zasadach co w układach stykowych (p. 2.2), na podstawie tych samych funkcji logicznych. Wprowadzając bardziej dogodne oznaczenia, można działanie pamięci z priorytetem wyłączania zapisać w postaci wzoru

$$Q' = (w + Q)\bar{z}$$


przy czym:  $Q$  — sygnał wyjściowy elementu pamięci,  $Q'$  — ten sam sygnał nieco opóźniony<sup>2)</sup> — jako że skutek zawsze jest opóźniony względem przyczyny;  $w$  — wejściowy sygnał wpisujący (jedynkę do pamięci);

<sup>1)</sup> Norma branżowa — Automatyczne przetwarzanie informacji — Binarne elementy cyfrowe, symbole graficzne  $\frac{\text{BN-71}}{3100-01}$

<sup>2)</sup> Wyjaśnienia roli opóźnienia — w p. 3.2.



Rys. 2-15. Podstawowy element pamięciowy: a) łączenie dwóch NOR'ów; b) schemat; c) wykres czasowy; d) symbol graficzny; e) układ wielowejsściowy i uproszczone oznaczenie



Rys. 2-16. Element pamięci wykonany z NAND'ów: a) sposób łączenia NAND'ów; b) wykres czasowy; c,d) układy wielowejsściowe

$z$  — sygnał zerujący pamięć<sup>1)</sup>. Najprostszą techniczną realizacją tej zależności jest układ z rys. 2-15a, o schemacie z rys. 2-15b. Oczywiście można tu zastosować dowolne dwa elementy NOR. Z wykresu czasowego tego układu (rys. 2-15c) wynika, że jeśli  $w$  oraz  $z$  nie mają równocześnie wartości 1 (tzn. jeśli  $w \cdot z = 0$ ), to  $P = \bar{Q}$ . Ta cecha układu jest bardzo przydatna i często wykorzystywana. Rozważany układ jest nazywany *przerzutnikiem wz, trygerem, multivibratorem bistabilnym* i bywa oznaczany symbolem z rys. 2-15d. Dla uniknięcia niejednoznaczności dogodnie będzie przyjąć, że symbol ten w zasadzie dotyczy przypadku, gdy  $w \cdot z = 0$ .

Stosowane powszechnie elementy NOR mają zazwyczaj więcej niż dwa wejścia, co można wykorzystać przy budowaniu przerzutników. Równoważny układ i symboliczne oznaczenie pokazano na rys. 2-15e.

Działanie pamięci z priorytetem załączania opisuje równanie


$$Q' = w + Q\bar{z}$$

Najczęściej stosowaną realizację tej zależności przedstawiono na rys. 2-16a. Z wykresu czasowego (rys. 2-16b) wynika, że gdy  $w \cdot z = 0$ , układ ten jest całkowicie równoważny poprzedniemu. Zasady wykorzystania wielowejsciowych elementów NAND, tworzących układ, przedstawiono na rys. 2-16c,d. Często układ przełączający, poprzedzający przerzutniki, przystosowuje się do generacji sygnałów  $\bar{w}$  oraz  $\bar{z}$  zamiast  $w$  oraz  $z$ , a wówczas negatory wejściowe nie występują (w jawnej formie).


W opisanych wyżej przerzutnikach sygnały wejściowe miały wpływ na stan przerzutnika w chwili pojawienia się (tzn. osiągnięcia wartości 1) i przez cały czas trwania. Ten rodzaj sterowania przerzutnika jest nazywany *potencjalowym*. W układach występuje jednak często potrzeba zapamiętywania nie tylko wartości jakiegoś sygnału, lecz także faktu, że uległ on zmianie, przy czym jego stan w następnych chwilach nie powinien oddziaływać na przerzutnik. Powstaje więc problem uzyskania sygnału pomocniczego, informującego o zmianie właściwego sygnału wejściowego. Ze względu na możliwość częstych zmian tego właściwego sygnału i czas oddziaływania na przerzutnik, sygnał pomocniczy powinien być krótkim impulsem. Prosty układ realizujący przedstawione wymaga-

<sup>1)</sup> Oznaczenia  $w, z, j, k, S, R, Q$  itp. są zazwyczaj używane zarówno dla oznaczenia sygnałów jak i odpowiednich wejść i wyjść przerzutników.

nia pokazano na rys. 2-17a. W czasie gdy  $a = 1$ , ładuje się kondensator, a dzięki odpowiedniej wartości rezystancji  $R$  — tranzystor jest w stanie przewodzenia (niekiedy — nasycenia). Gwałtowne uziemienie jednej okładziny kondensatora, w chwili gdy sygnał  $a$  zmienia wartość na 0, sprawia, że baza tranzystora uzyskuje blokujące napięcie ujemne. Na



Rys. 2-17. Układ impulsowy z elementem czynnym: a) schemat; b) wykres czasowy; c) symbol




Rys. 2-18. Układ impulsowy z elementami biernymi: a) schemat; b) wykres czasowy; c) schemat zmodyfikowany; d) przystawka wejściowa; e) symbol

wyjściu pojawia się sygnał  $y = 1$  i trwa aż do rozładowania się kondensatora w obwodzie  $RC$  (rys. 2-17b). Z zasady działania wynika że czas, gdy  $a = 1$  (ładowania), nie może być zbyt krótki, istnieje zatem jakaś minimalna jego wartość  $\tau$ . Tak zbudowany układ impulsowy (generator


*impulsu*) generuje sygnał o standardowych parametrach, który może podlegać przetwarzaniu w dalszych układach logicznych. Jeśli jednak jest to sygnał krótki, takie przetwarzanie może spowodować jego zlikwidowanie i dlatego bezpieczniej jest sygnały impulsowe wprowadzać bezpośrednio do przerzutnika. Skoro element impulsowy ma współpracować bezpośrednio z przerzutnikiem, może być zrealizowany prościej, bez użycia tranzystora. Typowy przykład takiej realizacji przedstawiono na rys. 2-18a. Polaryzację rezystora wykorzystuje się tu do dodatkowego bramkowania sygnału. Gdy  $b = 0$  i  $a = 1$ , kondensator ładuje się, więc gdy sygnał  $a$  zmieni wartość na 0, całe napięcie ujemne z kondensatora pojawia się na wyjściu. W rozważanych tu układach z tranzystorami *n-p-n* napięcie ujemne nie reprezentuje sygnału logicznego, ale doprowadzenie takiego impulsu do bazy tranzystora w przerzutniku ma taki sam skutek jak doprowadzenie typowego sygnału 1 do drugiego tranzystora tego przerzutnika. Gdy  $a = 1$  i  $b = 1$ , nie powstaje obwód ładowania kondensatora, więc zmiana  $a$  nie daje zmian sygnału wyjściowego. Sygnał  $b$  skutecznie blokuje układ tylko wówczas, gdy odpowiadające mu napięcie nie jest niższe niż napięcie sygnału  $a$ . Fakt ten wymaga niekiedy sztucznego obciążenia źródła sygnału  $a$  i bywa powodem wielu niesprawności w układach, w których nie wzięto go pod uwagę. W rozwiązaniu z rys. 2-18c można uniknąć tej wady. Dodatkowe zabezpieczenie przed wpływem zakłóceń uzyskuje się przez poziomowanie napięcia na kondensatorze (również w układzie z rys. 2-17a) za pomocą układu z rys. 2-18d. Odpowiednie naładowanie kondensatora trwa jakiś czas i dlatego istnieje minimalna wartość czasu  $\tau$  (rys. 2-18b) niezbędna do wygenerowania impulsu wyjściowego. Dodatkowa dioda (rys. 2-18a) skracą czas ładowania.

Opisane układy impulsowe reagują na opadające zbocze impulsu wejściowego. Podobne rozwiązania, reagujące na zbocze narastające, są mniej pewne w działaniu i dlatego bezpieczniej jest — w razie potrzeby — zanegować sygnał wejściowy w celu uzyskania reakcji na zbocze narastające. Wszystkie opisane układy impulsowe pracują prawidłowo tylko wówczas, gdy zbocze impulsu wejściowego jest odpowiednio strome.

Dołączenie do baz tranzystorów układu z rys. 2-15b dwóch biernych elementów impulsowych daje element pamięciowy o bardzo rozbudo-



Rys. 2-19. Przerzutniki dynamiczne: a) schemat podstawowy; b) jego wykres czasowy; c) przerzutnik  $jk$ ; d) wykres czasowy przerzutnika  $jk$ ; e) przerzutnik  $rs$ ; f, g) przerzutnik  $t$  i jego wykres czasowy



Rys. 2-20. Przerzutniki synchronizowane: a) przerzutnik  $SR$ ; b) przerzutnik  $JK$ ; c) przerzutnik  $T$ ; d) przerzutnik  $D$

wanych możliwościach sterowania i dlatego chętnie wykorzystywany w praktyce. Ze względu na zależność jego stanu od zmian sygnału na niektórych wejściach, będzie on nazywany *przerzutnikiem dynamicznym* (*sterowanym impulsowo*). Symbol takiego przerzutnika i wykres czasowy opisujący działanie przedstawiono na rys. 2-19a,b. Sterowanie przerzutnika przez wejścia *wz* odbywa się tak jak poprzednio (rys. 2-15), więc dla uproszczenia wpływ tych wejść będzie dalej pomijany.

W praktyce często wykorzystuje się specjalne przypadki połączeń elementu z rys. 2-19a. *Przerzutnik typu jk* (lub po prostu — *przerzutnik jk*) — rys. 2-19c,d — jest wzbudzany opadającym zboczem impulsu na wejściu *j*, zerowany opadającym zboczem impulsu na wejściu *k*, a przy równoczesnej zmianie  $1 \rightarrow 0$  na *j* i *k*, wartość *Q* zmienia się na przeciwną (z 1 na 0 albo z 0 na 1). Przy uziemionych wejściach bramkujących (rys. 2-19e) otrzymuje się podobne działanie jak w przerzutniku *jk* (zbocze *s* wzbudza przerzutnik, zbocze *r* — zeruje), ale nie dopuszcza się równoczesnej zmiany  $1 \rightarrow 0$  na *r* i *s*, gdyż przerzutnik osiąga wtedy stan przypadkowy. Ze względu na mniejsze znaczenie praktyczne przerzutnika *rs*, specjalny symbol nie będzie wprowadzony.

Zwarcie wejść w przerzutniku *jk* daje *przerzutnik t* (rys. 2-19f,g), w którym opadające zbocze impulsu wejściowego zmienia stan przerzutnika.

W tzw. układach cyfrowych synchronicznych stosuje się przerzutniki, w których sygnały wejściowe nie wpływają bezpośrednio na wartość sygnału wyjściowego *Q*, lecz zmieniają *Q* w chwili, narzuconej przez specjalne urządzenie taktujące (tzw. *zegar*), za pośrednictwem wejścia taktującego *c*. Realizację dynamiczną i symbol *przerzutnika synchronizowanego SR* przedstawiono na rys. 2-20a. Stan *S* i *R* wpływa na wartość *Q* tylko w chwili zmiany  $1 \rightarrow 0$  na wejściu *c*. Dla wykluczenia przypadkowości, w tego typu przerzutniku na wejściach *S* i *R* nie może jednocześnie występować 1 (w chwilach zmiany *Q*), a więc musi być  $R \cdot S = 0$ . Warunek ten nie występuje w *przerzutniku JK* (rys. 2-20b) dzięki bramkowaniu sygnałów wejściowych sygnałami *Q*. Elementy iloczynu w niektórych rozwiązaniach występują między elementami impulsowymi a przerzutnikiem. Połączenie wejść *J* i *K* daje *przerzutnik T*, o symbolu z rys. 2-20c. Gdy  $T = 0$ , stan *Q* nie ulega zmianie; gdy  $T = 1$ , stan *Q* zmienia się po każdym impulsie na wejściu *c*. W *przerzutniku D* (rys.

2-20d) wartość sygnału  $D$  w chwili, gdy  $c = 1$ , jest, w momencie zmiany  $c$ , przepisana na  $Q$  i zapamiętana (do następnej zmiany  $c$  z 1 na 0). Może to być uzyskane za pomocą przerzutnika SR (albo JK), przez wprowadzenie sygnału  $D = S = \bar{R}$  (albo  $D = J = \bar{K}$ ); inne wersje zostaną przedstawione niżej.

Przeprowadzony przegląd przerzutników pozwala zauważyć, że główną rolę odgrywają tu typy JK i JK, gdyż SR i SR mają węższy zakres działania, a T i T powstają z JK i JK. W praktyce podstawowe znaczenie mają przerzutniki T, JK i D. Ponieważ przerzutnik T można łatwo zbudować z JK, JK lub D — wystarczy poznać budowę przerzutników JK i D. Tablica 2-4 pokazuje, w jaki sposób można z tych dwóch typów utwo-

Tablica 2-4

*Realizacja różnych przerzutników za pomocą przerzutników typu JK i D*


JK	T	D	t

żyć inne ważne przerzutniki. W układach synchronicznych wejście  $c$  odgrywa rolę pomocniczą i zwykle nie jest rysowane, natomiast te same przerzutniki synchronizowane można wykorzystać w układach asynchronicznych i wówczas wejście  $c$  staje się wejściem  $t$  (tabl. 2-4). Obok często tworzonego w ten sposób przerzutnika  $t$ , stosowany bywa również wariant mieszany JKt lub jego wersje: Jt i Kt.

Wszystkie opisane typy przerzutników można zbudować z podstawowego przerzutnika dynamicznego (rys. 2-19a). Uzyskuje się w ten sposób element prosty i stosunkowo tani, lecz mało odporny na zakłócenia. Cecha ta wynika z właściwości różniczkujących stosowanych elementów impulsowych; każda niewielka nawet, lecz gwałtowna zmiana napięcia na wejściu elementu daje na wyjściu sygnał, zdolny zmienić stan przerzutnika. W układach przemysłowych, przy silnych zakłóce-




niach impulsowych, stosowanie elementów dynamicznych wymaga więc szczególnie starannego ekranowania, uziemiania itp. W układach o niewielkiej liczbie elementów impulsowych można je realizować w sposób podany na rys. 2-21. Zależność sygnału  $y$  od  $a$  jest taka jak na rys.



Rys. 2-21. Element impulsowy czynny z pojemnością równoległą

2-17b; dzięki całkującemu charakterowi elementu krótkie zmiany sygnału wejściowego nie są w ogóle wyczuwane, ale koszt tego rozwiązania ogranicza jego szersze stosowanie.

Zależności uzyskiwane między sygnałami wyjściowymi i wejściowymi w przerzutnikach dynamicznych można również osiągnąć bez wykorzystania elementów impulsowych i stromych zboczy, w układach statycz-




Rys. 2-22. Przerzutniki statyczne: a) typ D; b) typ JK; cd) typ t i jego wykres czasowy

nych, zbudowanych z elementów I, LUB, NIE, NOR, NAND. Takie rozwiązania są złożone i stosunkowo drogie (przy klasycznym montażu), ale duża odporność na zakłócenia i brak kondensatorów sprawiły, że — zwłaszcza w wersjach scalonych — są one powszechnie stosowane.

Przykłady przerzutników statycznych z elementów NOR przedstawiono na rys. 2-22. Przerzutnik  $t$  powstał z przerzutnika  $D$  (tabl. 2-4), a wykres czasowy pokazuje przebiegi jego sygnałów wewnętrznych, które często można wykorzystać na zewnątrz układu. Na przykład sygnał  $b$  kończy się równocześnie z  $Q$ , więc może być użyty do wzbudzenia innych przerzutników, zamiast sygnału  $Q$ . Odpowiednie przerzutniki z elementów NAND mają identyczną strukturę, lecz nieco inną rolę wejść: reagują po pojawieniu się impulsu  $c$ , więc to wejście można oznaczyć przez  $\bar{c}$ , wejście  $\bar{K}$  zachowuje się jak  $\bar{J}$ , a  $\bar{J}$  — jak  $K$ .

Bardzo istotną, ze względów praktycznych, cechą opisywanych przerzutników jest możliwość uzyskiwania sumy albo iloczynu sygnałów wejściowych (tego samego typu) wewnątrz przerzutnika, bez dodatkowych elementów, przez zwielokrotnienie wejść. Jeśli np. w rozwiązaniu z rys. 2-22a do NOR'a o wejściu  $D$  doprowadzi się dwa sygnały  $D_1$  i  $D_2$ , to będzie to równoważne doprowadzeniu jednego sygnału  $D = D_1 + D_2$ . Gdy to samo zrobi się w wersji z elementami NAND, działanie będzie takie jak po sygnale  $D = D_1 \cdot D_2$ . W ten sposób można tworzyć sumy (na NOR'ach) albo iloczyny (na NAND'ach) wszystkich innych sygnałów, jeśli tylko pozwala na to dopuszczalna liczba wejść elementów.



Rys. 2-23. Przerzutnik „Master-Slave”: a) układ podstawowy; b) charakterystyczne punkty przebiegu taktującego

Przerzutniki statyczne z rys. 2-22 działają poprawnie gdy zmieniające stan elementu zboczy impulsu  $c$  (lub  $t$ ) jest odpowiednio strome. Przy wolnych zmianach sygnału różnice między charakterystykami statycznymi poszczególnych elementów układu mogą wywołać niepożądane

reakcje. Wady tej nie mają tzw. *przerzutniki „Master-Slave”* („pan-niewolnik”), o strukturze przedstawionej na rys. 2-23a. Układ zawiera aż dwa proste przerzutniki i odpowiednie bramki. Progi reagowania bramek na różne wartości napięcia taktującego  $U_c$  są tak dobrane, że w jednym okresie zmian sygnału  $c$  występują cztery charakterystyczne, rozdzielone momenty (rys. 2-23b):

- odcięcie stopnia  $S$  od  $M$ ,
- wpisanie do  $M$  wartości, wynikającej ze stanu  $Q$ ,  $J$  i  $K$ ,
- odcięcie stopnia  $M$  od wejść,
- przepisanie informacji z  $M$  do  $S$ .


Przy takim działaniu sygnały  $J$  i  $K$  nigdy nie oddziałują bezpośrednio na  $Q$ , a stopień  $S$  powtarza stan  $M$  i jest mu podporządkowany („niewolnik”). Sygnał taktujący może mieć nawet kształt sinusoidy, natomiast rozbudowa układu w systemach scalonych — gdzie to rozwiązanie jest powszechnie stosowane — nie odgrywa większej roli. Schematy przerzutników  $MS$  przedstawiono na rys. 2-24. W pierwszym rozwiązaniu podstawowa struktura jest widoczna zupełnie wyraźnie. Przerzutnik  $M$  jest zbudowany z typowych układów suma-iloczyn z negacją (rys. 2-11b), a wejściowe iloczyny są wykorzystywane do bramkowania sygnałów  $J$  i  $K$ . Rolę bramek pośrednich odgrywają elementy oznaczone prostokątem, realizowane zwykle za pomocą pojedynczego tranzystora (rys. 2-12d), i tworzące funkcje  $y = \bar{a} + b = \bar{a}b$ . Elementy takie, wraz z następującym po nich połączeniem NAND’ów, stanowią typowy przerzutnik statyczny z rys. 2-16d, z tym że sygnał taktujący wchodzi jako  $\bar{c}$ , zgodnie z rys. 2-23a. Wpisywanie  $Q = 1$  i zerowanie ( $Q = 0$ ) uzyskuje się przez doprowadzenie sygnału 0 do odpowiednich zacisków, które w związku z tym nazwano  $\bar{z}$ ,  $\bar{w}$ <sup>1)</sup>. Dla uproszczenia rysunku nie pokazano obwodów  $\bar{w}$ , symetrycznych względem  $\bar{z}$ .

Zastąpienie środkowych bramek przerzutnikiem bramkowanym z rys. 2-24b przyspiesza działanie układu, na skutek działania sprzężeń zwrotnych. W innej wersji przerzutnika  $MS$  stopień  $S$  jest rozwiązany podobnie jak  $M$  na rys. 2-24a.

W realizacji przedstawionej na rys. 2-24c przerzutniki w obydwu stopniach są zbudowane identycznie, z elementów NAND, i bramkowa-

<sup>1)</sup> W nomenklaturze angielskiej: „clear” i „preset”.

nie pierwszego stopnia (wejść) następuje zgodnie z rys. 2-16d i 2-23a. Do bramkowania drugiego stopnia zastosowano tu jednak nie bezpośrednio sygnał  $\bar{c}$ , lecz utworzone już w pierwszym stopniu funkcje  $c\bar{y}\bar{Q}$  oraz  $cK\bar{Q}$ . Można wykazać, że w okresach, gdy stan  $c$  w istotny sposób wpływa na stopień  $S$ , funkcje te mają tę samą wartość co  $\bar{c}$ . Dotyczy to przypadku,



Rys. 2-24. Przerzutniki MS: a) wykonane z różnych elementów; b) wariant układu bramek; c) wykonane z jednakowych elementów; d) oznaczenie przerzutnika o wielokrotnych wejściach

gdy zmiany  $\bar{y}$  i  $K$  następują przy  $c = 0$  (tak zwykle bywa). Jeśli jednak  $c = 1$  i zmienia się  $\bar{y}$  lub  $K$  — przerzutnik reaguje jak na sygnały  $j$  i  $k$ , tzn. zmienia stan przy opadających zboczach impulsów wejściowych. Układ ten może więc być wykorzystywany jako przerzutnik JK, JKt, jk, jkt, t. Zastąpienie czterech środkowych elementów przerzutnikiem z rys. 2-24b daje bardzo szybki przerzutnik JK (już nie MS).

W tak rozbudowanych przerzutnikach z zasady stosuje się zwielokrotnione wejścia. Symbol przerzutnika z rys. 2-24c przedstawiono na rys. 2-24d.

Opisane realizacje przerzutnika JK nie wyczerpują, oczywiście, wszystkich możliwości, ale podają główne zasady budowy.

Podane wyżej oznaczenia wejść przerzutników nie są oznaczeniami powszechnie przyjętymi, gdyż w tej dziedzinie brak jeszcze ogólnych zasad. W literaturze często spotyka się zamiast  $w$  i  $z$  —  $S$  i  $R$ , zamiast  $j$ ,  $k$  —  $\mathcal{J}$ ,  $K$ , co utrudnia odczytywanie schematów. Znacznie lepsza jest inna wersja: zamiast  $w$ ,  $z$  —  $S_d$ ,  $R_d$ , zamiast  $r$ ,  $s$ ,  $j$ ,  $k$ ,  $t$  —  $R$ ,  $S$ ,  $\mathcal{J}$ ,  $K$ ,  $T$ , zamiast  $R$ ,  $S$ ,  $\mathcal{J}$ ,  $K$ ,  $T$  —  $R_c$ ,  $S_c$ ,  $\mathcal{J}_c$ ,  $K_c$ ,  $T_c$ , ale i tu indeksy komplikują zapis.


### 2.3.3. ELEMENTY POMOCNICZE

Produkowane fabrycznie systemy elementów logicznych, obok podstawowych elementów potrzebnych do realizacji funkcji logicznych (elementy kombinacyjne, pamięciowe i impulsowe), zawierają zazwyczaj dodatkowe wyposażenie pomocnicze, przydatne do budowy złożonych układów cyfrowych. Skład tego wyposażenia bywa różny i zależy od przeznaczenia systemu. Dla użytkowników jest najdogodniej, gdy reprezentowane są następujące grupy:


- wzmacniacze,
- elementy formujące,
- generatory,
- elementy czasowe.

*Wzmacniacze* można podzielić na dwie grupy. Wzmacniacze pierwszej grupy są stosowane wewnątrz układu przełączającego, gdy zachodzi konieczność zwiększenia mocy jakiegoś elementu, sterującego wiele innych. Rolę tę odgrywają zazwyczaj wtórники emiterowe (rys. 2-25), a w systemach scalonych — układy z pięcioma tranzystorami (rys. 2-11a). Do drugiej grupy należą wzmacniacze umożliwiające współpracę układu przełączającego z zewnętrznymi odbiornikami sygnałów, wymagającymi często większej mocy, niż jest w stanie dostarczyć typowy element kombinacyjny, czy nawet wtórnik. Najczęściej spotykanymi obciążeniami są lampki sygnalizacyjne i przekaźniki. We wzmacniaczach tych stosuje się pewne typowe rozwiązania:

- układ jest kilkustopniowy i zawiera od 2 do 4 tranzystorów o różnym poziomie mocy;
- często jest używany układ Darlingtona i wtórnik emiterowy;
- ostatni stopień bywa zasilany z odrębnego źródła, o wyższym



Rys. 2-25. Wtórnik emiterowy: a) schemat; b) symbol



Rys. 2-26. Wzmacniacze: a) typu I, b,c) typu LUB; d) symbol wzmacniacza typu LUB

(zwykle niestabilizowanym) napięciu, dla zwiększenia mocy przy ograniczonym prądzie tranzystora;

— w obwodzie obciążenia występuje dioda, zabezpieczająca tranzystor przed przepięciami w przypadku wyłączania obciążeń o charakterze indukcyjnym (np. przekładników);


— stopień wejściowy jest wykorzystywany do tworzenia funkcji logicznej I albo LUB, a cały wzmacniacz może tę funkcję negować lub nie.

Kilka typowych układów wzmacniaczy pokazano na rys. 2-26.


*Elementy formujące* służą do przystosowania sygnałów wejściowych układu cyfrowego do wymagań elementów tego układu, a więc zamieniają sygnał o dowolnym kształcie i amplitudzie w przebieg prostokątny o dwóch standardowych wartościach, odpowiadających logicznym 0 i 1. Najczęściej do tego celu wykorzystuje się układ Schmitta, który — dla uniknięcia wpływu obciążenia na wartość progu działania — bywa powiększany o dodatkowy wzmacniacz separujący (rys. 2-27a,b). Niekiedy stosuje się też przerzutnik statyczny z rys. 2-15b. Sygnał dodatni o odpowiedniej amplitudzie, doprowadzony do wejścia *w* wpisuje  $Q = 1$ , a sygnał ujemny — zeruje przerzutnik. Może to być wykorzystane np. do formowania fali prostokątnej z sinusoidy. Jeśli powrót przerzutnika do stanu 0 ma następować w zakresie dodatnich napięć wejściowych, należy układ rozsymetryzować. Praktyczne rozwiązanie pokazano na rys. 2-27c.

Potencjometr  $P_1$  służy do nastawiania progu przerzutu,  $P_2$  — do regulacji szerokości pętli histerezy. Dioda  $D_1$  zabezpiecza tranzystor przez skutkami zbyt wielkich napięć wejściowych. W układach z elementami scalonymi jest stosowana wersja z rys. 2-27d albo układ Schmitta, zbudowany z ekspanderów.

Opisane układy są szczególnie przydatne przy formowaniu sygnałów ciągłych, pochodzących z czujników potencjometrycznych i indukcyjnych, fotodiod itp. Nieco inne problemy powstają, gdy sygnały wejściowe są doprowadzane za pośrednictwem zestyków (przekładników, łączników itp.), które — jak wiadomo — drgają przy zmianie stanu, dając zamiast jednego impulsu — całą serię. Przy formowaniu z takiego przebiegu pojedynczego impulsu można wykorzystać proste filtry *RC* lub układ z pamięcią, pokazany na rys. 2-27e.



Rys. 2-27. Elementy formujące: a) układ Schmitta; b) wykres czasowy; c, d) przerzutniki niesymetryczne; e) formowanie sygnału z zestyków



Rys. 2-28. Generatory: a) układ podstawowy; b) symbol; c) genetaror bramkowy; d) rozwiązanie z układami scalonymi




Generatory są potrzebne do wytwarzania sygnałów taktujących układy przełączające synchroniczne oraz sygnałów pomocniczych: do przesuwania, odliczania, przepisywania, odmierzenia czasu itp. Prosty generator (*multiwibrator astabilny*) można zbudować z dwóch elementów impulsowych czynnych (z rys. 2-17), tak jak to przedstawiono na rys. 2-28a. Koniec impulsu z pierwszego elementu wyzwala impuls z drugiego elementu, koniec tego impulsu wyzwala impuls z pierwszego elementu itd. Czasy trwania tych impulsów ( $\tau_1$  i  $\tau_2$ ) nie muszą być jednakowe. W układach, gdzie generator buduje się jako odrębny element, zazwyczaj jego schemat nieco się modyfikuje, w celu uzyskania lepszego, bardziej prostokątnego kształtu impulsów. Przerywanie ciągu impulsów z generatora można realizować za pomocą oddzielnego elementu I lub przez rozbudowę układu, jak na rys. 2-28c. Generatory zazwyczaj nie występują jako samodzielne układy scalone, lecz buduje się je na przykład tak jak to pokazano na rys. 2-28d. Wartości  $R_1$ ,  $C$  mają wpływ na częstotliwość,  $R_2$  — na wypełnienie. Sygnał wyjściowy można łatwo bramkować.

Elementy czasowe są stosowane do realizowania zwłoki w wykonaniu pewnych operacji, nietrwałej pamięci z samokasowaniem, odmierzenia czasu itp. Najczęściej jest to *uniwibrator* (*multiwibrator monostabilny*) o schemacie z rys. 2-29a. Łatwo zauważyć, że układ taki można złożyć z NOR'a i elementu impulsowego (rys. 2-29b). Gdy  $a = 0$ , pierwszy tranzystor jest odcięty, kondensator naładowany, a drugi tranzystor jest w stanie przewodzenia, więc  $y = 0$ . Doprowadzenie do wejścia sygnału  $a = 1$  powoduje skok napięcia na kolektorze pierwszego tranzystora, przez co zostaje odcięty drugi tranzystor, na czas rozładowania kondensatora przez rezystor  $R$ . Dioda zmniejsza wpływ zakłóceń wnoszonych przez zasilanie. Sprzężenie zwrotne sprawia, że proces może być spowodowany nawet krótkim impulsem wejściowym (wyjście  $y$  na rys. 2-29c). Przy braku sprzężenia uzyskuje się przebieg nieco odmienny ( $y'$ ) i gorsze zbocze impulsu. Czas trwania impulsu określa się z zależności

$$T \approx 0,7RC$$

Uzyskanie właściwego czasu  $T$  jest uwarunkowane uprzednim całkowitym naładowaniem kondensatora, a więc przerwy między impulsami wejściowymi nie mogą być zbyt krótkie. Proces ładowania można

przyspieszyć za pomocą dodatkowego tranzystora, zwierającego rezystancję ładowania. Przedstawiono to na rys. 2-29f, na którym jednocześnie pokazano inny rodzaj wyzwiania uniwibratora — przez układ impulsowy.




Rys. 2-29. Elementy czasowe: schemat elektryczny (a) i logiczny (b) uni-wibratora; c) jego wykres czasowy; d) oznaczenia elementu ze sprzężeniem; e) bez sprzężenia zwrotnego; g, h) realizacje z układami scalonymi

Wprowadzie sygnał z takiego układu można doprowadzić do bazy tranzystora przewodzącego również w najprostszym układzie z rys. 2-29a, ale dodatkowa bramka tranzystorowa separuje obwód  $RC$  od obwodu wejściowego.

W niektórych systemach układów scalonych występuje multiwibrator monostabilny, w innych buduje się go z elementów NAND, np. w układzie z rys. 2-29g. Wykorzystuje się tu czas ładowania kondensatora. W stanie ustalonym  $y = 1$ ,  $b = 0$ , kondensator jest rozładowany. Skok sygnału wejściowego z 1 na 0 sprawia, że  $b = 1$ , a ładowanie kondensatora w obwodzie  $RC$  jest równoważne doprowadzeniu sygnału 1 do drugiego układu NAND, więc  $y = 0$ . Po naładowaniu kondensatora powraca stan początkowy; rozładowanie następuje przez rezystor  $R$ .

Inny układ przedstawiono na rys. 2-29h. Stan przerzutnika jest tu zmieniany zboczem sygnału  $a$  (tak, że  $y = 1$ ) oraz sygnałem wyjściowym dolnego elementu NAND — gdy napięcie na kondensatorze narosnie do odpowiedniej wartości. Sygnał wejściowy  $a$  można też doprowadzać bezpośrednio do przerzutnika i wówczas element reaguje na pojawienie się wartości  $a = 0$ . W tym przypadku powrót do stanu  $y = 0$  następuje po czasie  $T$  i po pojawieniu się sygnału  $a = 1$ .



Rys. 2-30. Elementy czasowe z formowaniem impulsu: a) schemat; b) wykresy czasowe; c) oznaczenie elementu opóźniającego przednie zbocze; d) oznaczenie elementu opóźniającego tylne zbocze impulsu wejściowego

Do budowy elementów czasowych można wykorzystać prosty układ  $RC$  i dowolny element formujący o określonym, napięciowym progu działania, np. w sposób pokazany na rys. 2-30a. Ładowanie kondensatora opóźnia tu pojawienie się impulsu wyjściowego, stąd przebieg  $y_1$  na rys. 2-30b. W podobny sposób można zrealizować opóźnienie zanikania impulsu ( $y_2$ ). Tak działające elementy są odpowiednikami przekaźników czasowych z opóźnionym zadziałaniem lub zwalnianiem.

W opisanych układach trudno jest uzyskać czasy większe niż 10 s. Dłuższe opóźnienia wymagają budowy specjalnych, rozbudowanych układów, które rzadko wchodzi w skład systemu elementów logicznych. Odpowiednie układy można też zbudować z poznanych już elementów, przy czym na uwagę zasługują dwie metody:

— zliczanie impulsów generatora małej częstotliwości specjalnym licznikiem; osiągnięcie określonej liczby wyznacza opóźnienie,

— wykrywanie nałożenia się na siebie impulsów z dwóch lub trzech generatorów małych częstotliwości o małym wypełnieniu; wspólny start i różne częstotliwości generatorów umożliwiają uzyskanie dużych opóźnień.

#### 2.3.4. WŁAŚCIWOŚCI EKSPLOATACYJNE

W produkowanych przemysłowo systemach elementów logicznych można wyodrębnić trzy grupy:

A — systemy dla automatyki przemysłowej,

B — systemy dla urządzeń pomiarowych,

C — systemy dla maszyn matematycznych.

Podział jest umowny, a jego granice nie są sztywne, istotna jest jednak wyraźna odmienność wymagań.

W grupie A najważniejsza jest odporność na zakłócenia. Szybkość działania i pobór mocy mają znaczenie drugorzędne.

W grupie C najważniejsza jest szybkość działania, istotne znaczenie mają także: pobór mocy i wymiary elementów.

Grupa B obejmuje systemy, stanowiące kompromis między A a C, z częściową dominacją tej lub innej cechy.

Pod względem technologii wytwarzania produkowane elementy logiczne można również podzielić na trzy grupy:

a — wykonane z oddzielnych elementów dyskretnych: rezystorów, diod itp., włączonych w podstawę montażową, np. płytkę z połączeniami drukowanymi;

b — wykonane w postaci elementów cienkowarstwowych lub grubowarstwowych biernych, zmontowanych we wspólnej obudowie z elementami półprzewodnikowymi dyskretnymi (układy hybrydowe);

c — wykonane w postaci układów scalonych monolitycznych.

Według powszechnego mniemania — przyszłość należy do grupy c, lecz obecnie najbardziej rozpowszechnione systemy c są nastawione zdecydowanie na wymagania typu C i chociaż istnieją układy scalone dla zastosowań typu A — również rozwiązania b są jeszcze w automatyce rozpowszechnione i przydatne.

Istotne różnice w technologii i przeznaczeniu elementów logicznych sprawiają, że charakterystyczne parametry tych elementów zawierają się w bardzo szerokich przedziałach.

*Odporność na zakłócenia* jest parametrem trudnym do zdefiniowania i określenia. Wiadomo, że zakłócenia impulsowe (prądu zmiennego) znacznie mniej wpływają na element pozbawiony pojemności różniczkujących, działający wolno i o małych rezystancjach wejściowych i wyjściowych. Zakłócenia prądu stałego są eliminowane przez *próg przeciwzakłócenia*. Jest to różnica między minimalnym napięciem otrzymywanym na wyjściu elementu w stanie 1 a minimalnym napięciem, jakie trzeba doprowadzić do wejścia elementu, by było ono odczytane jako 1. Zazwyczaj taką samą wartość ma różnica między maksymalnym napięciem na wyjściu w stanie 0 a maksymalnym dopuszczalnym napięciem wejściowym, oznaczającym 0. Na wartość napięcia progowego ma wpływ kształt charakterystyki statycznej elementu i wartość napięć zasilających; przy większym napięciu zasilającym odpowiednio zwiększają się różnice między napięciami charakterystycznymi.


Na przykład elementy grupy Aa o  $U_{zas} = 24$  V mają niekiedy próg przeciwzakłócenia  $U_p = 6$  V, elementy Bb — przy  $U_{zas} = 12$  V —  $U_p = 2$  V, natomiast typowe elementy Cc — przy  $U_{zas} = 5$  V —  $U_p = 1$  V. Układy z diodami Zenera mają stosunkowo duże wartości  $U_p$ . Z odpornością na zakłócenia wiąże się wielkość *tolerancji napięć zasilających*. Typową wartością jest tu  $\pm 5\%$ , ale niektóre elementy Aa mają nawet  $\pm 20\%$ , a układy scalone c —  $\pm 10\%$ .

*Szybkość działania* elementów logicznych jest określona przez maksymalną częstotliwość poprawnej pracy lub średni czas opóźnienia

$$t_d = \frac{t_{d1} + t_{d2}}{2}$$

Czasy  $t_{d1}$  i  $t_{d2}$  (rys. 2-31) są mierzone przy określonych, często najgorszych, warunkach pracy elementu. W grupie A  $t_d = 0,5 \dots 5 \mu s$ , w grupie Cc  $t_d = 6 \dots 30 ns$ .


Moc tracona w elementach waha się od  $50 \dots 150 mW$  (grupy Aa i Ab) do  $1 \dots 20 mW$  (grupa Cc).



Rys. 2-31. Zależności czasowe w elemencie negacji

Liczba wejść podstawowych elementów kombinacyjnych nie przekracza 4 w RTL, a 8 w DTL i TTL.

Obciążalność elementów jest zazwyczaj określana liczbą podstawowych elementów, które można dołączyć do wyjścia (tzw. *wzmocnienie logiczne* lub *współczynnik powielania*). Dla układów RTL typowa wielkość to 4 (rzadziej 6), dla układów DTL i TTL — 10. Odpowiednie wzmacniacze podnoszą tę liczbę do  $25 \dots 30$ .



Rys. 2-32. Przykłady wymiarów elementów z grup a, b, c (a, b — LOGISTER E-200 k)

*Dopuszczalna temperatura* pracy elementów grupy A wynosi  $-40 \dots +70^{\circ}\text{C}$ , grup B, C:  $0 \dots +70^{\circ}\text{C}$ , a dla zastosowań specjalnych:  $-55 \dots +125^{\circ}\text{C}$  (w wykonaniu c). Zakres temperatur magazynowania jest odpowiednio szerszy.

*Wymiary elementów* najdogodniej jest przedstawić za pośrednictwem ich objętości. Przeciętne wartości to:  $15 \text{ cm}^3$  dla wykonania a,  $2 \text{ cm}^3$  dla b,  $0,5 \text{ cm}^3$  — dla c. Ciężar jest proporcjonalny do tych wartości. Przykładowe wymiary podano na rys. 2-32.

Szczegółowe katalogi podają jeszcze dodatkowe dane: odporność na działanie wilgoci, na wibrację, udary mechaniczne itp.

## LITERATURA

1. Bialko M.: Układy mikroelektroniczne. Warszawa 1969, WKiŁ.
2. Hawkins J. K.: Circuits Design of Digital Computers. USA 1968, J. Wiley.
3. Richards R. K.: Electronic Digital Components and Circuits. USA 1967, D. Van Nostrand.
4. Витенберг М. И.: Расчет электромагнитных реле... Москва 1966, Энергия.